全部分类

当前位置：首页 > 软件 > PLD设计与仿真 > Aldec China CyberWorkBench PLD设计与仿真

Aldec China CyberWorkBench PLD设计与仿真
  • Aldec China CyberWorkBench PLD设计与仿真

Aldec China CyberWorkBench PLD设计与仿真

更新时间：2023-02-21 21:32:26

Aldec公司是一家业界领先的电子设计自动化（EDA）公司，在复杂的FPGA中提供创新的设计制作，仿真和验证，协助ASIC的开发解决方案，SOC与嵌入式系统设计。在社区超过35000个活跃的用户，50+全球合作伙伴，全球办事处和全球销售分

价格：
￥ 立即询价
型号：
CyberWorkBench
正版保证：
原装正品
品牌：
Aldec China
质保服务：
货期：
现货
产品状态：
成熟产品
发票类型：
含13%货物增票
产品类型：
标准规格
物流费用：
包运费
品牌属国：
欧美品牌
支付方式：
公对公付款 公司支付宝
服务区域：
适用场景：
采购提示：为了快速获取报价，请提供准确产品型号、规格。操作如下：
A、查看原购销合同里的产品型号、规格
B、确认实物标签上的P/N号（可以拍照直接提供）
规格：
0.00元
1台可销售
扫一扫，分享到手机 扫一扫，分享到手机
微信在线咨询
Aldec China
品牌更多产品>>
品牌介绍

相似商品
  • 产品详情
  • 产品视频
  • 采购说明
  • 常见问题
  • 售后说明
  • 商品评价
  • 资料下载
  • 技术支持

“All-in-C” Synthesis

Behavioral synthesizer in CyberWorkBench can synthesize any type of application including control dominated circuits and datapath. This best-in-class high-level synthesizer features automatic pipelining, power optimization and powerful parallelism extraction to reduce chip area and power through maximum resource sharing. Designers with IP/RTL legacy modules can use top level structural description generator and can easily connect to C-based modules. To improve the design productivity CyberWorkBench also includes numerous behavioral IPs that can be retargeted to different implementation technologies or system requirements.

“All-in-C” Verification

CyberWorkBench provides powerful static and dynamic verification tools to make debugging of larger designs much easier. Formal verification of the high level source code using C level property checker enables designers to describe assertions and properties directly in C source code. Built-in automated testbench generator cuts verification time by allowing re-usage of untimed C stimulus in SystemC and RTL simulation.

Top Benefits

  • Support for both control dominated circuits and datapath module
  • Dedicated technology support for Altera & Xilinx FPGAs
  • Best-in-class High-Level Synthesizer that features automatic pipelining, power optimization, powerful parallelism extraction
  • Powerful graphical analysis capabilities for synthesized circuits
  • C-based Formal Verification using assertions and properties
  • Automatic top level structural description generator to connect C-based modules and legacy RTL modules
  • Powerful SystemC source code debugger
  • Legacy/IP RTL code to SystemC converter for easier migration to C-based design flow
立即咨询
严选3万品牌200万产品
立即咨询
1小时内报价3天内打样
立即咨询
100%原装正品假1赔10
立即咨询
成本↓30%,时间↓90%风险↓100%
在线咨询 电话沟通
提交需求 微信客服
二维码
二维码